This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2004 EPO. All rts. reserv.

10798287

Basic Patent (No,Kind,Date): JP 4286367 A2 921012 <No. of Patents: 001> SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF (English)

Patent Assignee: SEIKO EPSON CORP Author (Inventor): OKA HIDEAKI IPC: *H01L-029/784; H01L-021/20 CA Abstract No: 118(20)203474K Derwent WPI Acc No: C 92-386890 JAPIO Reference No: 170094E000032 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 4286367 A2 921012 JP 9151254 A 910315 (BASIC)

Priority Data (No,Kind,Date): JP 9151254 A 910315 DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

Image available 03921267

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUB. NO.:

04-286367 [JP 4286367 A]

PUBLISHED:

October 12, 1992 (19921012)

INVENTOR(s): OKA HIDEAKI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

03-051254 [JP 9151254]

FILED:

March 15, 1991 (19910315)

INTL CLASS:

[5] H01L-029/784; H01L-021/20

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R004 (PLASMA); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL:

Section: E, Section No. 1325, Vol. 17, No. 94, Pg. 32,

February 24, 1993 (19930224)

ABSTRACT

PURPOSE: To obtain a transistor which is lessened in an OFF-state current, large in electric field effect mobility, and excellent in characteristics by a method wherein an amorphous semiconductor formed in the channel region of an insulated gate type field effect transistor is specified in fluorine

CONSTITUTION: In a process where a silicon layer 102 is formed on an insulating amorphous material 101, a very small amount of fluorine is mixed into an a-Si film in some cases when it is formed through a plasma CVD method. The quantity of fluorine is set to 1X10(sup 18)/cm(sup 3) or below. Furthermore, a source/drain region 107 where ions are implanted is annealed for activation under conditions optimized in correspondence with the of fluorine mixed into a-Si so as to enhance a TFT in quantity characteristic (especially lessen the OFF-current).

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平4-286367

(43)公開日 平成4年(1992)10月12日

(51) int.Cl.3

識別記号

庁内整理番号

FI

技術表示箇所

HO1L 29/784

21/20

9171 -4M

9056-4M

H01L 29/78

311 F

審査請求 未請求 請求項の数6(全 8 頁)

(21)出願番号

特願平3-51254

(22)出願日

平成3年(1991)3月15日

(71)出顧人 000002369

セイコーエブソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 岡秀明

長野県諏訪市大和3丁目3番5号セイコー

エブソン株式会社内

(74)代理人 弁理士 鈴木 喜三郎 (外1名)


(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【目的】 少なくともチャンネル領域の一部が非単結晶 半導体で形成された絶縁ゲート型電界効果トランジスタ のオフ電流を低減する。

【構成】 非単結晶半導体層中に含まれる弗素量を1×10¹¹/cm²以下にする。更に、膜中に含まれる弗素量に応じて、ソースドレイン領域イオン注入後の活性化アニールの温度等を最適化する。

【効果】 オフ電液の低い電界効果トランジスタが得られた。



【特許請求の範囲】

【請求項1】 絶縁ゲート型電界効果トランジスタのチャンネル領域の少なくとも一部が非単結晶半導体により形成された半導体装置において、該非単結晶半導体中の弗条量が1×10¹⁸/cm³以下であることを特徴とする半導体装置。

1

【請求項2】 前記非単結晶半導体が多結晶シリコンであることを特徴とする請求項1記載の半導体装置。

【請求項3】 絶縁ゲート型電界効果トランジスタのチャンネル領域の少なくとも一部が非単結晶半導体により形成された半導体装置の製造方法において、(a) 絶縁性非晶質材料上にシリコンを主体とする非単結晶半導体層を形成する工程、(b) ソースドレイン領域をイオン注入法で形成する工程、(c) イオン注入されたドーパントを活性化するためのアニール工程を少なくとも有し、該活性化のためのアニールが900℃より高い温度で成されたことを特徴とする半導体装置の製造方法。

【請求項4】 前記非単結晶半導体中の弗素量が5×1 017/cm³以下であることを特徴とする請求項3記載の半導体装置の製造方法。

【蘭求項5】 絶縁ゲート型電界効果トランジスタのチャンネル領域の少なくとも一部が非単結晶半導体により形成された半導体装置の製造方法において、(a) 絶縁性非晶質材料上にシリコンを主体とする非単結晶半導体層を形成する工程、(b) ソースドレイン領域をイオン注入法で形成する工程、(c) イオン注入されたドーパントを活性化するためのアニール工程を少なくとも有し、鉄活性化のためのアニールが900℃以下の温度で成されたことを特徴とする半導体装置の製造方法。

【請求項6】 前記非単結晶半導体中の弗業量が1×1 0¹⁴/cm³以下であることを特徴とする請求項5配載 の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法 に係わり、特に、絶縁性非晶質材料上に半導体素子を形 成する製造方法に関する。

[0002]

【従来の技術】ガラス、石英等の絶縁性非晶質基板や、SiO。等の絶縁性非晶質層上に、高性能な半導体素子 40 を形成する試みが活発化している。

【0003】近年、大型で高解像度の液晶表示パネルや、高速で高解像度の密着型イメージセンサやTFTを負荷部に用いたSRAM等のニーズが高まるにつれて、 絶縁性非晶質材料上に高性能な半導体素子を形成する技術の確立が急務となっている。絶縁性非晶質材料上に薄膜トランジスタ(TFT)を形成する場合を例にとると、(1) プラズマCVD法等で形成した非晶質シリコンを素子材としたTFT、(2) CVD法等で形成した多結晶シリコンを素子材としたTFT、(3) 溶融再結 50

晶化法等で形成した単結晶シリコンを素子材としたTF T等が検討されている。

【0004】ところが、これらのTFTのうち非晶質シリコンを素子材としたTFTは、多結晶シリコンや単結晶シリコンを素子材とした場合に比べてTFTの電界効果移動度が大幅に低く(非晶質シリコンTFT < 1 $cm^2/V \cdot sec$)、高性能なTFTの実現は困難であった。

【0005】一方、レーザビーム等による溶融再結晶化 法は、未だに十分に完成した技術とは含えず、また、被 晶表示パネルの様に、大面積に素子を形成する必要があ る場合には技術的困難が特に大きい。

【0006】そこで、絶縁性非晶質材料上に形成する高性能な半導体素子として、CVD法等で形成した多結晶シリコンや醤相成長法(Thin SolidFilms 100 (1983) p. 227 、JJAP Vol. 25 No. 2 (1986) p. L121) で形成した大粒径多結晶シリコン等を素子材としたpoly-SiTFTが注目され、実用化に向けての研究が活発化している。

20 [0007]

【発明が解決しようとする課題】しかし、従来の技術では、チャンネル領域を成すpoly-Si層をCVD法やプラズマCVD法等で成膜するため、シリコンウェーハーを用いたLSIと異なり、シリコン中に不純物等が混入し易く、TFTのオフ電流増大等の特性劣化の原因となっていた。

【0008】そこで、本発明は、少なくともチャンネル 領域の一部が非単結晶半導体で形成された絶縁ゲート型 電界効果トランジスタにおいて、そのオフ電流を低減 し、同時に電界効果移動度も大きい優れた特性を有する トランジスタを実現するための構造及びその製造方法を 提供するものである。

[0009]

【課題を解決するための手段】本発明の半導体装置は、
1) 絶縁ゲート型電界効果トランジスタのチャンネル領域の少なくとも一部が非単結晶半導体により形成された半導体装置において、該非単結晶半導体中の弗素量が1×1015/cm³以下であることを特徴とする。

【0010】2)前記非単結晶半導体が多結晶シリコンであることを特徴とする。

【0011】又、本発明の半導体装置の製造方法は、3)絶縁ゲート型電界効果トランジスタのチャンネル領域の少なくとも一部が非単結晶半導体により形成された半導体装置の製造方法において、(a) 絶縁性非晶質材料上にシリコンを主体とする非単結晶半導体層を形成する工程、(b) ソースドレイン領域をイオン注入法で形成する工程、(c) イオン注入されたドーパントを活性化するためのアニール工程を少なくとも有し、該活性化のためのアニールが900℃より高い温度で成されたことを特徴とする。

10

【0012】4)前記非単結晶半導体中の弗衆量が5×10¹⁷/cm³以下であることを特徴とする。

【0013】5)絶縁ゲート型電界効果トランジスタのチャンネル領域の少なくとも一部が非単結晶半導体により形成された半導体装置の製造方法において、(a)絶縁性非晶質材料上にシリコンを主体とする非単結晶半導体層を形成する工程、(b)ソースドレイン領域をイオン注入法で形成する工程、(c)イオン注入されたドーパントを活性化するためのアニール工程を少なくとも有し、鉄活性化のためのアニールが900℃以下の温度で成されたことを特徴とする。

【0014】6) 前記非単結晶半導体中の弗素量が1× 1018/cm3以下であることを特徴とする。

[0015]

【実施例】図1は、本発明の実施例における半導体装置の製造工程図の一例である。尚、図1では半導体素子として薄膜トランジスタ(TFT)を形成する場合を例としている。

【0016】図1において、(a)は、ガラス、石英等 の絶縁性非晶質基板、もしくはSiOz等の絶縁性非晶 質材料層等の絶縁性非晶質材料101上にシリコン層102を 形成する工程である。成膜条件の一例としては、プラズ マCVD法で基板温度を室温~600℃程度に保持し、 モノシラン若しくはモノシランを水素、アルゴン、ヘリ ウム等で希釈したガスを反応室内に導入し、高周波エネ ルギー等を加えガスを分解して所望の基板上にシリコン 層を膜厚100人~2000人程度形成する等の方法が ある。尚、プラズマCVD法でa-Siを成膜した場 合、チェンパー内に残留しているF(弗素)がa-Si 膜中に混入し、固相成長後のpoly-Si膜、及びイ オンインプラ/活性化アニール後のソースドレイン領域 の欠陥を増大させ、TFT特性(特にオフ電流の増大) に大きな影響を与えることが我々の検討の結果明らかと なった。その詳細な結果は後で述べる。尚、本実施例で は、プラズマCVD法で形成したa-SIを固相成長す る場合を例とするが、本発明はこれに限定されるもので はない。例えば、LPCVD法でpoly-Siを成膜 する方法や、プラズマCVD法以外でa-Siを成膜し 固相成長させる方法や、プラズマCYD法等で形成した a‐Si若しくはpoly‐Siをレーザーアニール法 で結晶成長させる方法に対しても本発明は有効である。 特に、プラズマCVD法でa-Siを形成し、レーザー アニール法で結晶成長させる方法は、レーザーアニール する部分を除き、以下に示す実施例の製造方法をそのま ま連用できる。

場合は、結晶成長させる前に散シリコン層102を所定の形状にパターン形成する。熱処理条件は、工程 (a) のシリコン層の成膜方法によってその最適条件が異なる。例えば、成膜時の基板温度によって以下に述べるような違いがある。

【0018】(1)基板温度が室温~150℃程度の比 較的低温で成膜した膜は、膜中に多量の水素を含む非晶 質シリコンになるが、200~300℃程度で成膜した 膜と比べてより低温の熱処理で膜中の水素を抜くことが できる。熱処理条件の一例を以下に述べる。プラズマC VD反応室内で成膜後の非晶質シリコン膜に第一のアニ ールを行う。成膜温度が低い非晶質シリコン膜はポーラ スな膜であるため、成膜後そのまま大気中に取り出すと 膜中に酸素等が取り込まれ易く、膜質劣化の原因となる が、大気中に取り出す前に適切な熱処理を行うと膜の縦 密化が成され、職業等の取り込みが防止される。熱処理 温度は300℃以上が望ましく、400~500℃程度 まで温度を上げると特に効果が大きい。尚、熱処理温度 が300℃未満であっても熱処理による膜の緻密化の効 果はある。但し、真空を破らずに連続してアニールを行 う場合は第一のアニールを省くこともできる。

【0019】続いて、第二のアニールを行う。低い成膜温度で形成された非晶質シリコン展は550℃~650℃程度の比較的低温の熱処理を数時間~20時間程度行なうと、水素の脱離と結晶成長が起こり、結晶粒径1~2μm以上の大粒径の多結晶シリコンが形成される。尚、第一のアニール及び第二のアニールとも所定のアニール温度まで昇温する際に短時間で急激に温度を上昇させるのは好ましくない。その理由は、温度が上昇するにつれて(特に、300℃を越えると)膜中の水素の脱離が起こり、昇温速度が急激であると膜中に欠陥を形成し易くなる。場合によってはピンホールができたり、膜が剥離することもある。少なくとも300℃以上の温度では20℃/分~50℃/分よりも遅い昇温速度(10℃/分よりも遅い昇温速度が特に望ましい)で温度を徐々に上昇すると膜中の欠陥は少なくなる。

【0020】(2)基板温度が150~300℃程度で成膜した膜は、上述の低温で形成した非晶質シリコン膜に比べて、膜中の水素量は減少するが水素が脱離する温度はより高温側にシフトする。ただし、成膜後の膜は低温で形成した膜に比べて緻密であるため上述の第一のアニールを省くこともできる。第二のアニール条件は、550~650℃程度の熱処理を数時間~20時間程度行うと、水素の脱離と結晶成長が起こり、結晶粒径1~2μm程度の大粒径の多結晶シリコンが形成される。尚、550~650℃までの昇進方法は、(1)の場合と同様に少なくとも300℃以上の温度では20℃/分~50℃/分(望ましくは、10℃/分)よりも遅い昇温速度で温度を徐々に上昇すると膜中の欠陥が少なくなり望ましい。

【0021】 (3) 基板温度が300 \mathbb{C} を越えると膜中の水素量はさらに減少するが、550 \mathbb{C} ~ 650 \mathbb{C} 程度のアニールでは水素の脱離が起こり難くなるため、前記温度よりもより高い温度での熱処理が重要となる。

【0022】図1(c)は、該多結晶シリコン層103を 熱酸化法によって酸化し、ゲート絶縁膜104を形成する 工程である。ゲート酸化温度は1000℃~1200℃ 程度である。多結晶シリコン層103は、工程(b)で固 相成長法で結晶成長させたものであるが、その結晶化率 は必ずしも高くない。特に、プラズマCVD法で形成し たシリコン膜(非晶質シリコン、若しくは非晶質相中に 微少な結晶側域が存在する微結晶シリコンになってい る。) を熱処理で調相成長させた場合は、その結晶化率 は、40%~8.5%程度と必ずしも高くない。その為、 該多結晶シリコン層を熱酸化法で酸化する場合に、10 00℃~1200℃程度の高温まで短時間に急激に昇温 すると、60%~15%程度残っている未結晶化領域の 結晶性が損なわれることが、我々の検討の結果明らかと なった。現在のところ明確な因果関係は明らかではない が、昇温が急激な場合は、(1)未結晶化領域で多数の 結晶核が発生し、微細な結晶粒が多数成長する。

[0023] (2) 昇温~熱酸化過程中に進行する未結 品領域の結晶化があまり進まない。

【0024】(3)昇温途中で膜中に残留している水素が急激に脱離し、欠陥が発生する。

【0025】等の原因が考えられる。そこで、我々は、この様な問題を解決する手段として、1000℃~1200℃を1度の熟酸化温度まで昇温する際の昇温速度及び昇温方法を制御することで、多結晶シリコン層の結晶性を大幅に向上させる方法を見いだした。

【0026】本発明における固相成長後の熱処理条件、 特に、固相成長温度よりも高い所定の温度(例えば、ゲ ート融化温度)までの昇温方法について述べる。(1) 所定の進度 (T₁) で、例えばアルゴン、窒素等不活性 ガス雰囲気中でアニールしてシリコン層102を固相成長 させて多結晶シリコン層103を形成し、続いて、所定の ゲート酸化温度 (Tz) まで所定の昇温速度で昇温して ゲート酸化を行う場合、TiからTiへの界温速度は、2 0℃/分~50℃/分程度(望ましくは10℃/分)よ り遅い方が、ゲート酸化後の結晶化率が高く望ましく、 昇温速度が50℃/分を越えると、明かなトランジスタ 特性の劣化がみられた。また、昇温の途中でアルゴン、 窒素等の不活性ガス雰囲気から酸素、水蒸気、塩化水素 等のうちの少なくとも1種以上を含む雰囲気に切り換え 酸化を進行させながら昇温させる方法もある。(この方 法は、以下に述べる昇温方法にも適用できる。)尚、昇 温速度は常に一定である必要はなく、上述の値の範囲で 変動しても無論構わない。 また、温度 Tェで熱処理し、 一旦試料を取り出した後、所定の温度(T』)に加熱さ れた酸化炉等に再び試料を挿入し、所定の昇温方法でT 50 6

2まで昇温する方法(以下、低温挿入法と記す)もある。尚、T₂としては、550℃~1000℃程度の間が望ましい。特に、プロセス時間の短縮と結晶性の向上を両立させる点で、700℃~950℃程度の間が特に望ましい。この低温挿入法は、第4図(a)に示した実施例に限らず、他の昇温方法においても有効である。又、基板を炉の中に挿入する際の搬送速度を遅くして、基板の昇温速度を実質的に20℃/分~50℃/分程度以下にすることで、基板の急激な昇温を避ける方法も有効である。この場合は、炉の均熱部が1000℃~120℃程度に加熱された炉に基板を直に挿入した場合でも、トランジスタ特性の劣化はほとんど見られなかった。

【0027】(2) 所定の温度(T_1)でアニールしてシリコン層102を固相成長させて多結晶シリコン層103を形成し、統いて、所定のゲート酸化温度(T_2)まで高温側で昇温速度を小さくして、昇温する方法も有効である。特に、温度が900 $\mathbb{C} \sim 1000$ \mathbb{C} 程度を越えた領域では昇温速度を10 $\mathbb{C} / 分 \sim 20$ $\mathbb{C} / 分$ より小さくした方が望ましい。また、逆に800 $\mathbb{C} \sim 900$ \mathbb{C} 程度以下では昇温速度を20 $\mathbb{C} / 分 \sim 50$ $\mathbb{C} / 分$ より大きくし、プロセス時間を短縮することもできる。

【0028】この様な昇温方法は、プラズマCVD法で形成した膜に限らず、蒸着法、CVD法、EB蒸着法、MBE法、スパッタ法等で非晶質シリコンもしくは微結晶シリコンを成膜した場合や、微結晶シリコンもしくは多結晶シリコン等をプラズマCVD法、CVD法、蒸着法、EB蒸着法、MBE法、スパッタ法等で形成後、Si,Ar,B,P,He、Ne、Kr,H等の元素をイオン打ち込みして、該微結晶シリコンもしくは多結晶シリコン等を完全もしくは一部を非晶質化する等の方法で形成した場合にも有効である。中でも特に、as-depoの膜の非晶質相の割合が高く、多結晶核発生密度の低い(即ち、固相成長法で大粒径の多結晶シリコンを形成し易い) 膜ほど、本発明はその効果が大きい。

【0029】図1(d)は、ゲート電極105を形成後、ソース・ドレイン領域106をゲート電極105をマスクにして、イオン注入法(ドーズ量0.5~5×1015cm2程度、加速電圧20~100keV程度)等で形成する工程である。製造プロセスの一例としては、ゲート電極をLPCVD法等でP型、もしくはN型のpoly-Si等の材料で形成後、NchTFTの部分をレジスト111で優い、イオン注入法(ドーズ量0.5~5×1015cm2程度、加速電圧20~100keV程度)等で、ゲート電極をマスクにしてソース・ドレイン領域を形成する。尚、本実施例では同一基板上にPチャンネル(Pch)TFT及びNチャンネル(Nch)TFTが形成されたCMOS型の半導体素子を形成する場合を例としており、PchTFTの部分をレジストで覆い、B(ポロン)等のP型不純物をイオン注入した後、P(リン)

30

等のN型不純物を注入し、NchTFTを形成する製造 プロセスを例としている。

【0030】図1 (e) は、PchTFTの部分をレジ スト111で覆い、P(リン)等のN型不純物を注入し、 NchTFTのソース・ドレイン領域107を形成する工 程である。

【0031】図1 (f) は、層間絶縁膜108をCVD 法、スパッタ法、プラズマCVD法等で形成し、ソース ・ドレイン領域の結晶性の回復及び不純物を活性化する いて、該層間絶量膜にコンタクト穴109を開け、A 1 等 で配練110を形成する工程である。尚、本実施例では、 水素ガス雰囲気中でのアニールを行なっただけで、水素 プラズマ処理等の水素化処理は特に行なっていない。前 紀括性化アニールの時間はアニール温度によって、その 最適値が異なり、例えば、600℃では、16時間~7 0時間程度のアニール時間を要し、900℃では1時間 ~16時間程度のアニール時間を要する。又、1000 ℃では15分~30分程度のアニール時間を要する。 アニール条件を最適化することが、TFT特性の向上 (特に、オフ電流の低減) に対して重要であることを見 いだした。その詳細については後で述べる。

【0032】本発明に基づく半導体装置の製造方法で作 製した多結晶シリコンTFT(Nチャンネル)の電界効 8

果移動度は、150~200cm2/V・secであ り、十分なオン電流を有するpoly-SiTFTを簡 使なプロセスで形成することができた。

【0033】続いて、a-Siに混入した弗案がTFT 特性(特に、オフ電流の増大)に与える影響に関して述 べる。以下、プラズマCVD法でa-Siを成膜する場 合を例とするが、成膜方法はこれに限定されるものでは ない。プラズマCVD法でa-Siを成膜する際、膜中 に改量のF (弗素) が混入する場合がある。その量は、 目的で600 $^{\circ}$ ~1100 $^{\circ}$ 程度のアニールを行い、統 10 PCVD基置反応室内のクリーニング方法、基板ホルダ 一等の治具の洗浄・乾燥方法等の条件によって大きく変 わる。例えば、反応室のクリーニングをCFa+Ozガス を用いて行ない、残留弗素除去のための対策を飽さない 場合は、成膜後のa-Si膜中に多量の弗素が混入し、 TFT完成後のpoly-Si中に2×1018/cm3 程度以上の多量の弗素が含まれる。この様な膜をTFT のチャンネル領域及びソース・ドレイン領域に用いた場 合と、poly-Si中の弗索量を5×1017/cm3 程度以下に抑えた場合とで、オフ電流に大きな相違があ 尚、前述の $\mathbf{a} - \mathbf{S}$ 1 中に混入したF量に応じて、活性化 \mathcal{D} ることを見いだした。又、オフ電流はソース・ドレイン 領域のドーパントの活性化アニール条件等にも依存して 大きく変わることを見いだした。以下、実施例に基づい て、その詳細を説明する。

[0034]

【表1】

10

4

_
•

	1000C20min.	900Clhr.	900C5hrs.	900C16hrs.	600Clehrs.	600C70hrs.	
5×10E18/cm3	8.0×10E-10	2.6×10E-8	7.7×10E-9	4.5×10E-10	5.6×10E-8	7.5×10E-10	
\$× 10E18/cm1	6.5×10E-11	7.8×10E-10	8.0×10E-11	1.2×10E-11	8.8×10E-8	9.8×10E-12	
1×10E18/cm3	7.3×19E-12	1.4×10E-11	8.6×10E-12	5.6×10E-12	3.0×10E-9	4.5×108-12	(6)
5 × 10E17/cm3	3.9×10E-12	3.6×10E-12	3.3×10E-12	3.3×10E-12	6.5×10E-11	2.3×10E-12	
1×10E17/cm3	3.4×10E-12	3.1×10E-12	2.9×10E-12	2.8×10E-12	1.9×10E-12	1.7×10E-12	

【0035】表1はチャンネル領域及びソース・ドレイン領域を成すpoly-Si膜中の弗索量とTFTのオフ電流との関係を示した表である。測定条件は、NチャンネルTFT (ゲート長6μm、ゲート領10μm)を用い、ゲート電圧 0V、ドレイン電圧 5Vである。poly-Si膜中のF量は、a-Si成膜的のPCVD装置反応室の残留弗素除去や基板ホルダー等の洗浄・乾燥等を最適化することで、表に示すような5水準のサンブルを作製した。又、ソース・ドレイン領域のドーパントの活性化アニール条件を6水準(1000℃ 20

分、900℃ 1、5、16時間、600℃ 16、70時間)振った場合のオフ電流値の変化も併せて示す。オフ電流が1×10⁻¹¹ A程度以下であれば、LCDパネルの面素スイッチとして十分な特性であることを考慮すると、poly-Si膜中に存在する寿業量を1×10¹¹/cm²以下に抑えれば、所望のオフ電流を有するpoly-SiTFTを作製できることがわかる。特に、寿業量を5×10¹⁷/cm²程度以下に抑えると、活性化アニールの条件にほとんど依存せずに、オフ電流を4×10¹⁷ A程度以下に抑えることができ特に望ましい。

この場合、活性化アニール条件としては、例えば900 ℃1時間、1000℃20分等の比較的短時間のアニー ルで低いオフ電流が得られるメリットがある。又、不純 物濃度を1×1017/cm3程度以下にすると、2×1 0-12 A以下のきわめて低いオフ電流が600℃16時 間のアニールで得られる。

【0036】続いて、プラズマCVD法を例にとり、膜 中の弗素量を低減する方法に関して述べる。前述の通 り、反応室のクリーニングをCF₄+O₂ガスを用いて行 ない、残留弗素除去のための対策を施さない場合は、成 10 膜後のa-Si膜中に多量の弗素が混入し、TFT完成 後のpoly-Si中に2×1011/cm2程度以上の 多量の弗素が含まれる。一方、以下に述べる残留弗素除 去対策を実行することで、膜中に混入する弗素量を大幅 に低減することができる。(1)反応室のクリーニング をCF4+02ガスを用いずに、電極板・防着板等を分解 して取り外し、ガラスピーズ処理等の機械的な処理によ り、表面に付着したシリコン膜を除去する。(2) 基板 ホルダー等の治具も上述の機械的な処理により、シリコ ン膜を除去する。又は、HF (弗酸) 等で洗浄した場合 20 は、250℃~300℃程度以上の温度で30分から2 時間程度ペークし、残留HFを除去する。(3)反応室 のクリーニング終了後、反応室を成膜時の基板温度若し くはそれより少し高い温度に数時間保持し、同時に高真 空排気し、残留弗素をより完全に除去する。(4)クリ ーニング後、基板を取り付けない状態でa-Siを成膜 する。弗索が残留している場合でも、この様な処理を行 なうと、残留弗素がa-Si中に取り込まれ基板ホルダ 一等に膜として付着するため、残留弗素量低減の効果が ある。成膜時間は10分から1時間程度が望ましく。3 30 0分以上が特に有効である。(5)基板に付着している 弗森 (HF等) を除去するために、成膜の前処理とし て、250℃~350℃程度以上の温度で30分~2時 間程度アニールする。(6)原料ガスの不純物を低減す る。以上述べた対策を1つ若しくは複数実行すること で、膜中の弗素量を1×10¹⁸/cm³、5×10¹⁷/ cm³、1×10¹⁷/cm³程度以下と段階的に低減する ことができる。

【0037】以上述べたように、poly-Si中の弗 素量を低減することで、poly~SiTFTのオフ電 40 流を大幅に低減することができる。又、活性化アニール を低温化する方法もオフ電流の低減に有効であることも **明かとなった。この様な弗素量とオフ電流、活性化アニ** ール方法とオフ電流の因果関係は現在のところ明確に解 明されてはいないが、以下に述べるようなメカニズムが 推測される。まず、poly-SiTFTのオフ電流は ドレイン端の欠陥準位を介した生成電流やField-Enhanc ed-Emission電流が支配的と考えられている。従って、 ドレイン端の欠陥準位密度の低減がオフ電流の低減に対 して有効であることが容易に推測される。ドレイン端の 50 101・・・ 絶縁性非晶質材料

欠陥準位を低減するには、ドレイン端近傍のpoly-Si膜の結晶性を向上させることが必須となる。そこ で、我々は、膜中の弗素量とイオンインプラ後の活性化 アニールがドレイン端近傍のpoly-Si膜の結晶性。 と強い相関があると推察している。図1 (d)、図1 (e) に示した工程でイオン住入を行なった後、図1 (f) に示した工程で活性化アニールを行ない、不純物 イオンが注入された領域の結晶性の回復(ソース・ドレ イン領域のpoly-SI膜の少なくとも一部は、イオ ン注入により非晶質化され、活性化アニールにより、結 晶成長し再びpoly-Si化する。) 及び不純物の活 性化を行なう。その際、poly-Si膜中に弗素が存 在すると、活性化アニールによる結晶性の回復が十分に 成されず、ドレイン婚近傍のpoly-SL膜の結晶性 が低下し、多数の欠陥準位が存在する膜になる。その結 果、前述の機構によりオフ電流が増加すると推察され る。そこで、poly-Si中の弗素量が2×1011/ cm^{3} , $1 \times 10^{13} / cm^{3}$, $5 \times 10^{17} / cm^{3}$, $1 \times$ 1017/cm3の膜を用いて活性化アニール後の不純物 注入領域の欠陥密度をESR (電子スピン共鳴) によっ て評価した。その結果、弗素量が2×1011/cm1、 $1 \times 10^{18} / \text{cm}^2$, $5 \times 10^{17} / \text{cm}^3$, $1 \times 10^{17} /$ cm³の膜に対して、スピン密度が、それぞれ1.5× $10^{18}/\text{cm}^3$, 5. $2\times10^{17}/\text{cm}^3$, 3. 2×10 ¹⁷/cm³、8.5×10¹⁶/cm³という値が得られ た。尚、このサンブルの活性化アニール条件は1000 ℃20分である。この結果から、弗素量の多い膜は、欠 陥密度の高い膜になっていることが分かる。この結果 は、前述の弗素量とオフ電流の相関に対する推察を裏付 けるものであり、表1に示したオフ電流の測定結果と合 わせてみると、ソース・ドレイン領域のスピン密度は1 ×10¹⁴/cm³以下であることが望ましく、1×10 17/cm3以下であることが特に望ましい。

【0038】尚、本発明は、図1の実施例に示したTF T以外にも、絶縁ゲート型半導体業子全般に応用でき る。

[0039]

【発明の効果】以上述べたように、本発明によればオフ 電流が低く、移動度の大きいpoly-SiTFTをは じめとする絶縁ゲート型電界効果トランジスタを作製す ることができる。その結果、絶縁性非晶質材料上に高性 能な半導体素子を形成することが可能となり、大型で高 解像度の液晶表示パネルや高速で高解像度の密着型イメ ージセンサや三次元IC等を容易に形成できるようにな った。

【図面の簡単な説明】

【図1】本発明の実施例における半導体装置の製造工程 図である。

【符号の説明】

13

102 ・・・ シリコン層

103 --- 多結晶シリコン層

104 ・・・ ゲート絶縁膜

105 ・・・ ゲート電板

106.107 ・・・ ソース・ドレイン領域

108 · · · 層間絶縁膜

109 ・・・ コンタクト穴

110 … 配線

【図1】

